TAG CIRCUIT AND COMMUNICATION SYSTEM USING SAID CIRCUIT

Publication number: JP58162881
Publication date: 1983-09-27

Inventor: REIMONDO ERU BARETSUTO JIYUNIY
Applicant: SENSOOMATEITSUKU ELECTONICS CO

Classification:

- international: G01S13/74; G01S13/78; G06K7/00; G06K17/00;

G07C9/00; G01S13/00; G06K7/00; G06K17/00; G07C9/00; (IPC1-7): G01S13/74

- European: G06K7/00E; G06K17/00G; G07C9/00B10

Application number: JP19830034727 19830304 **Priority number(s):** US19820354156 19820305

Also published as:

US4471345 (A1)

NL8300643 (A)

GB2116808 (A)

FR2522829 (A1)

ES8407270 (A)

more >>

Report a data error here

Abstract not available for JP58162881

Data supplied from the *esp@cenet* database - Worldwide

http://v3.espacenet.com/textdoc?DB=EPODOC&IDX=JP58162881&F=0

(19) 日本国特許庁 (JP)

⑪特許出願公開

⑫ 公開特許公報 (A)

昭58—162881

⑤Int. Cl.³ G 01 S 13/74

識別記号

庁内整理番号 6942-5 J ④公開 昭和58年(1983)9月27日

発明の数 6 審査請求 未請求

(全 24 頁)

69タグ回路及びそれを用いる通信方式

願 昭58-34727

願 昭58(1983)3月4日

優先権主張 31982年3月5日33米国(US)

3)354156

⑫発 明 者 レイモンド・エル・パレツト・

ジユニヤ

アメリカ合衆国33309フロリダ

・オークランド・パーク・ノー

スウエスト・サーテイフオース ・ストリート260

①出願人 センソーマテイツク・エレクト ロニクス・コーポレーション

アメリカ合衆国33441フロリダ・デイアフイールド・ビーチ・

ノースウエスト・ツエルヴス・

アヴエニユー500

砂代 理 人 弁理士 岡部正夫 外6名

明 細 書

1. 発明の名称

20特

22出

タグ回路及びそれを用いる通信方式

2. 特許請求の範囲

1. 監視局範囲に入る1個または複数個の個別タグ回路群を検出すると共に、監視範囲に同時に入る1個以上のタグ回路を識別する通信方式であつて、

監視局に配設されて監視局の識別コードである第1コードパターンを含む質問信号を発する手段;

監視局範囲に入ると質問信号を受信する 手段と、

質問信号に応答すると共に、第1コードパターンと異なりかつタグ回路の識別コードである第2コードパターンを含む一連の応答信号を発する手段と少くとも擬似ランダム要領で連続する応答信号の間隔を変える手段とを備える手段、

とを有するタグ回路;

及び監視局に配設されて監視範囲に入る信号を受信して検査することにより、信号がタグの識別コードである所定のコードパターンを有しているか否かを決定し、 受信 信号を処理 装置に送る手段から成ることを特徴とするタグ回路用通信方式。

- 2. 特許請求の範囲第1項に記載の方式であ つて、前記質問信号発生手段が、信号の発 生を停止し、その間にタグから複数の応答 信号を受信する充分な間隔に続いて周期的 に質問信号発生サイクルに入れる様にする タイミング素子を備えることを特徴とする タグ回路用通信方式。
- 3. 特許請求の範囲第2項に記載の方式であ つて、前記タグ回路が応答信号を発生する "t"時間継続する"n"個のタイムスロット を確立する手段を含み、1回の全作動サイ クルの間に実際に発生する応答信号の数は 全サイクルの間に確立される擬似ランダム

間隔の関数であり、また前記質問信号発生 手段による無信号期間が少くともn×tに 等しいことを特徴とするタグ回路用通信方 式。

- 4. 特許請求の範囲第1項に記載の方式であって、一連の応答信号を発生する前記手段が、キャリヤ周波数信号が及びキャリを信号を変調する手段を備え、また連続する応答信号の間隔を変えるが、また連続する応答信号の間隔を変えれたりが変調手段が変調手段の出力端に接続されたウンス発生器を備えることを特徴とするタケ回路用通信方式。
- 5. 特許請求の範囲第4項に記載の方式であって、連続する応答信号の間隔を変える前記手段がさらに、プリセツト自在の2進ダウンカウンタ、ダウンカウンタを撥似ランダム発生器に接続することによつてダウンカウンタを撥似ランダム発生器内にその

成配置された手段を備えることを特徴とす るタグ回路用通信方式。

- 9. 監視局範囲に入る1個または複数個の個別タグ回路群を検出すると共に、監視範囲に同時に入る1個以上のタグ回路を識別する通信方式であつて、

監視局に配設されて監視局の識別コード である第1コードパターンを含む質問信号 を発する手段;

監視局範囲に入ると質問信号を受信する

時存在するカウントにプリセットする手段、及び応答信号を発生する "n"個のタイムスロットの度にダウンカウンタを刻時して、ダウンカウンタがカウントゼロに達する各タイムスロットの間に応答信号を発する手段を 備えることを特徴とするタグ回路用通信方式。

- 6. 特許請求の範囲第 5 項に記載の方式であ つて、前記タグ回路が夫々 " t "時間継続す る " n " 個のタイムスロットを確立する手段 を有し、また質問信号発生手段による無信 号発生期間が少くとも n × t に等しいこと を特徴とするタグ回路用通信方式。
- 特許請求の範囲第2項に記載の方式であって、質問信号を発生する前記手段が、第1コードパターンを形成し、かつ監視局からの信号を総称的に示す第1プリアンブルコードパターン及び特定の監視局を識別する第1のプリセット自在のコードパターンを発生する様に構から成るコードパターンを発生する様に構

手段、

質問信号を検査して第1コードパターン がプリセツト質問コードパターンに相当す るか否かを決定する手段、

質問信号の検査からパターンが一致することが判つた場合に限り質問信号に応答すると共に、第1コードパターンと異なりかつその識別コードである所定の第2コードパターンを含む一連の応答信号を発生する手段、及び少くとも擬似ランダム要領で連続する応答信号の間隔を変える手段、

から成る手段とを備えるタグ回路:

及び監視局に配設されて、監視範囲に入る信号を受信検査して信号がタグの識別コードである所定のコードパターンを有するか否かを決定し、前記コードパターンが存在する場合に限り受信信号を処理装置に送る手段から成ることを特徴とするタグ回路用通信方式。

10. 監視局範囲に入ると同時に監視範囲に入

つた他のタグ回路とは別に監視局と通信して 散別信号を送るタグ回路であつて、

監視範囲に入ると、監視局から第1コードパターンを含む質問信号を受信する手段と;

質問信号に応答すると共に、第1コードパターンと異なりかつタグ回路の識別コードである所定の第2コードパターンを含む一連の応答信号を発生する手段と少くとも 擬似ランダム要領で連続する応答信号の間 隔を変える手段とを備える手段;

から成ることを特徴とするタグ回路。

- 11. 特許請求の範囲第 1 0 項に記載の回路であって、さらに応答信号を発する * t "時間 継続する * n "個のタイムスロットを確立する手段から成り、また 1 回の全作動サイクル中に実際に発せられる応答信号の数が全サイクル中に確立される接似ランダム間隔の関数であることを特徴とするタグ回路。
- 12. 特許請求の範囲第10項に記載の回路で
- 14. 特許請求の範囲第 1 3 項に記載の回路であつて、前記タグ回路が夫々 "t"時間継続する "n"個のタイムスロットを確立する手段を含み、また質問信号発生手段による無信号発生期間が少くとも n + t に等しいことを特徴とするタグ回路。
- 15. 特許請求の範囲第10項に記載の回路であって、前記応答信号運発生手段が、タケ回路から送られてくる信号を総称的に表わすプリアンブルコードパターン及び特定のタケ回路を特異に識別するプリセツト自在のコードパターンを含むコードパターンを含むコードパターとを特徴とするタケ回路。
- 16. 特許請求の範囲第15項に記載の回路であつて、前記応答信号連発生手段がさらに各応答信号にプリセット自在のコードパターンに関係する誤り訂正コードパターンを付加する手段を含むことを特徴とするタグ回路。

あつて、前記応答信号連発生手段が、キャリヤ周波数信号源及びキャリヤ信号を応応答信号の間隔を変える前記手段が、変調調を信号の間隔を変える前記手段が、変調調をの出力端に接続された入力端を有する数似ランダム2進シーケンス発生器を備えることを特徴とするタグ回路。

- 17. 特許請求の範囲第16項に記載の回路であつて、前記誤り訂正コードパターン付加手段がハミング発生器であることを特徴とするタグ回路。
- 18. 監視局範囲に入ると、同時に監視範囲に入ると、同時に監視範囲に入ると、同時に監視範囲に入る他のタグ回路とは別に監視局と通信してこれに識別信号を送るタグ回路第1コードパターンを含む質問信号を検査して第1コードパターンに相当するか否かを決定する手段;

19. 監視局範囲に入る1個または複数個の個別タグ回路群を検出すると共に、監視範囲に同時に入る1個以上のタグ回路を識別する通信方式であつて、

監視局に配設されて監視局を表わす質問 信号を発する手段;

監視範囲に入ると質問信号を受信する手段と、

質問信号に応答すると共に、各タグ回路の識別コードである所定のコードパターンを含む一連の応答信号を発する手段と少くとも擬似ランダム要領で連続する応答信号の間隔を変える手段とを有する手段、

とを備える複数個のタグ回路;

及び監視局に配設されて監視範囲に入る信号を受信すると共に、他のタグ回路からの応答信号と同時に一タグ回路から監視局に到達する応答信号を何れも拒絶する手段から成ることを特徴とするタグ回路用通信方式。

から出される連続する応答信号の間隔を変 える手段とを有する手段、

とを備える複数個のトランスポンダ回路: 及び質問局に配設されて、トランスポン ダ回路からの送信信号を受信すると共に、 他のトランスポンダ回路からの応答信号に 同時に一トランスポンダ回路から質問局に 到達する応答信号を何れも拒絶する手段か ら成ることを特徴とする通信方式。

22. 特許請求の範囲第21項に記載の方式であつて、質問局に配設された前記受信手段が受信信号に存在するコードパターン遷移の発生を計時する手段、及び前記手段に応答して自蔵のクロック速度遷移が消滅すると何れの信号も拒絶する手段を備えることを特徴とする通信方式。

20. 特許請求の範囲第19項に記載の方式であつて、監視局にある前記信号受信手段が、受信信号に存在するコードパターン遷移の発生を計時する手段、及び前記手段に応答してコードパターン遷移が応答信号クロック速度に相当する所定の計時間隔で発生し

21. 質問局と複数個のトランスポンダ回路との間を同時に連絡する通信方式であつて、質問局に配設された質問信号を送信する手段:

ない場合に信号を拒絶する手段とを備える ことを特徴とするタグ回路用通信方式。

質問信号を受信する手段と、

質問信号に応答すると共に、各トランスポンダ回路と関連しかつ2つの異なるクロットパターンを合計すると自蔵のクロッをを選移が少なくともある程度消滅する電信形式に基づく所定のコードパターンを含むしずの応答信号を送信する手段と少ダ回路

3. 発明の詳細な説明

発明の背景

本発明は、通信方式に関し、 特に監視局範囲に入る1個または複数個の独立タグ回路群を検出識別する方式に関すると共に、 これに用いられるタグ回路に関する。

応答タグはまた当局側の職員を識別すると 共に、制御領域からの出入りを監視する資格 審査方式の一部として用いられて来た。上記 を目的とする方式は、米国エネルギー省(テ ネシー州 37830、ホクリツジ私書箱62) 発行の、サーロー、ダブリユ、エイチ、カフ イー(Thurlow W. H. Coffey)、デビツト、

の数字は夫々1及び0として定められている ため、最初の16進数字は常に8以上であり、 一方3番目の16進数字は7を越えることは ない。この様な符号化形式及び妥当性検査方 法を採つているため、確実に利用できるコー ド数は65,536個の可能コードのうちの 16.192個に限られてしまう。

イー、パーンズ (David.E.Barnes) 共著の 「プルトニウム保護方式の自勢型資格審査方 式 (The Selp.Energiged Credential Syptem for the Plutonium Protection System)」

(書類番号: SAND 78 - 215 6、1978年12 月印刷)と称するプロジェクトレポートに記 載されている。この方式では、入口ループが 110キロヘルツの連続トーンを送り、資格 審査方式が55キロヘルツトーンのバースト 型識別コードを送る。55キロヘルツトーン バーストは増幅され、デコーダで2進形に変 換され、一定の様式及びパリティ条件が満た されているか否かを調べるため検査される。 2 進コードの妥当性が確認されると、オペレ ーションセンタに伝送することができる。特 定のコード形式は、4つの16進数字を1組 としてこれを2対に分け、各対に失々3個の 同期化ビット及び1個のパリティビットを加 えて、全体で24ビツト長さのコードワード になる様にしている。各16進数字対の最初

とができる。その用途は広く思い付くもの全 てがその対象となる。

しかし居所の記録及び重要な管理目的にこの種の方式を使用する場合は仮に1個以上のタグが同時に監視局範囲に入つても、監視局を通過するこれらのタグを確実に検出できることが肝要である。本発明はこの種の方式は るを 提供するものであり、また以上の説明から判る様に、本発明実施例の方式は複数個の入口を通る65,536個のタグを監視するものであり、何れかの入口を同時に通過する6個まてのタグを確実に処理することができる。

発明の概要

本発明の第1様相によると、監視局に入る 1個以上の複数個の独立タケ回路を検出する と共に、同時に監視範囲に入る1個以上のタ ケ回路を識別する通信方式が提供されている。 この方式は監視局に配置されて該局の識別コードである第1コードパターンを有する質問 信号を送出する手段、監視範囲に入つて質問

本発明の第2様相によると、監視局範囲に入ると同時に範囲内に存在する他のタグ回路とは別に監視局と連絡してこれに識別信号を送るタグ回路が提供されている。このタグ回路は監視局の監視範囲に入ると該局から第1コードパターンを有すると共に、タグ回路の識別コードである第1コードパターン

れている。以下に詳細を説明する様に、入口 装置15は戸口11と関連する磁気ループ (図示せず)に接続されている。医師13と 14とは戸口の磁気ループと磁気結合して入 口装置15と相互作用する小型の識別タグを 付けている。入口装置15と関連入口ループ とを監視局と考えることができる。

と異なる所定の第2コードパターンを有する 一連の応答信号を発する手段と、少くとも擬似ランダム要領で連続する応答信号の間隔を 変える手段とで構成される手段から成つてい る。

次に添付図面を参照して、本発明の好適実施例の詳細を説明する。図中、同一符号は同一又は類似部品を指す。

実施例の説明

第1図は廊下12に向つて開く戸口11を有する室10の見取図である。但してれは倒示を目的とする任意例である。この場が回路である。この場が回路である。この場が回路である。この場が回路である。本のでは室にでからではったかないでではでいるが悪でである。というでは変をである。入口装置15は戸口11に隣接配置さる。入口装置15は戸口11に隣接配置さる。入口装置15は戸口11に隣接配置さる。入口装置15は戸口11に関いる。入口装置15は戸口11に関いる。入口装置15は戸口11に関いる。入口装置15は戸口11に関いる。入口装置15は戸口11に関いる。

本方式の基本的構成部品を第2図に示す。 入口装置15は、タグの所持者と同一符号で示す複数個の識別タグと通信する質問送のでいる。入口装置15によて得報は出力線16を通つて情報は出力に関いては、ないない。 同にリレーされる。これは図示されているが、中央処理装置へのインターフェイス装置又は中央処理装置そのものと考えて良い。

入口装置15は、関連する受信部がタグ応答信号を開き取る沈黙期間に離間した周期的な質問信号を発生する送信部(第3図にブロンク線図を、また第6図に詳細図を示す)を有している。受信部のプロンク線図を第10B図に、また詳細図を第10A図及び第10B図に示す。第2図に示す各識別タグは、第5図にプロンク線図、また第8A、6B、9A、及び9B図に詳細図を示す回路を有している。

第3図に示す様に、入口装置の送信部は、2相マーク変調器即ちマンチエスタ変調器19のゲート18を通つて、低域フィルタ・

パワーアンプ20 に送られるキャリャ信号を、例えば25.6 キロヘルツの周波数で発生する水晶制御クロツク17を有している。 フィルタ・アンプ20から出される出力は、ツチを100 の通電即ち閉路時に、該スイツ通で入口ループ22に送られる。該ループのでででででで、例えば第1回によりにを付けて、同りにを付けて、同りにを付けて、同りにをかけるエネルギを放射し、ループ22が形成する磁界に入る識別タグの受信コイルと相互作用する様に配置することができる。

またクロツク17が発するクロツク信号出力は、デイバイダ・2相発生器23にも送られ、32で割られると共に分相されて、2つのパルス列を形成する。発生器23から担けでは、余りに短絡的すぎるしたものと見なすのは、余りに短絡的すぎる。第6図に示す詳細な回路図から判る様に、カウンタで二分し、スケールダウンすることによ

に 2 相マーク変調器を構成し、クロツク 1 7 からフィルタ・アンプ 2 0 にパルス変調されたキャリヤ信号を送る。 これと同時にタイマ 2 4 から出される動作信号は、出力線 2 9 を通つてスイツチ 2 1 に印加され、これをオンにして変調信号を入口ループに送る。

送信部が質問信号を送出する間は、時分割 共用される入口ループ22と受信部との接続 を切つておくことが望ましいがこれはタイマ 出力線29からインバータ30を介してすること でよって達成される。図示の様にスイツチ 31への入力は入口ループ22との接合 32から得られ、第4図に示す受信プリアン プAGC・フィルタ回路81に送られる。

入口装置の受信部を説明する前に、送信部の詳細及びタグ回路の構成と作動を説明しておく。識別タグと入口装置との通信は 2 5.6 キロヘルツの周波数で質問応答形式で行われる。第 3 図に関する上記の様に、情報は自己

り 2 5.6 キロヘルツ信号の 2 つの 全サイクル に等しいパルス幅、即ち78.125マイクロ秒 のパルス幅を有するパルスを形成する。これ らのパルスは 8 0 0 pps のパルス繰返数で繰 返し、位相1出力パルスから0.625ミリ秒 遅れて位相2出力パルスが発生する。任意に 位相1とした2相発生器23から出される信 号出力は、 タイマ 2 4 及び変調器 1 9 のゲー ト25 に送られ、一方位相2 出力はタイマ 24からも出力の供給を受ける識別コード発 生器26に送られる。コード発生器26は発 生器 23 から送られる信号で刻時されると共 に、タイマ出力で順序付けされ、出力線27 を通つてゲート25に送られてこれを制御す る信号を発生する。ゲート25の出力は、切 換デイバイダ28に送られる。デイバイダ 2 8 は タイマ 2 4 か ら出 力 線 2 9 を 通 つ て 送 られて来る信号で作動し、ゲート25から送 られる信号を二分してゲート18に送る。ゲ - ト 1 8 と 2 5 及びディバイダ 2 8 は集合的

刻時 2 相マーク変調器によつて 2 5.6 キロヘ ルツのキヤリヤ周波数に変調される。質問情 報は、メツセージ長さを6ピツトとする毎秒 800ビットの速度で発生する。最初の3ビ ツトは110の固定パターンをフォローし、 残りの3ビットを用いてタグに施設の識別子 を与える訳であるが、これらの 3 ビットは 8 つの異なるコードパターンを形成する。2相 マーク形式を用いると、第7図に示す様な質 問パターンになる。以下に説明する様に、質 問シーケンスは 7.5ミリ秒続く。識別タグは 入口装置範囲内に入ると、入口装置から質問 シーケンスに含まれている情報を受信する。 タグ回路は、応答すべきと思われる以前にプ ログラム編成された周波数とビット速度の適 切性、110のプリアングルシーケンス及び 3 ビット施設識別子をチェックする。応答情 報は28ピツトのメツセージ長さで、毎秒 1600ピツト速度で、識別タグから入口装 置に戻る。28ピツトのうちで最初の4ピツ

トは 1 1 1 0 の固定パターンをフオローし、次の 1 6 ピットはタグの識別にあたり、次の 6 ピットは誤り検査コードを含み、また最後の 2 ピットは誤り検査コードを含み、またの 2 ピットは当座の予備として 0 0 を含んでいる。入口装置は識別タグから送られて来る情報を受信し、周波数とピット速度の適切性、及び 1 1 1 0 のプリアンブルシーケンスを検査してから、識別子、誤り検査コード及び次の 0 0 0 パターンを予備的に受入れる。

タグ応答形式を第7図の1行目に示す。との形式は、2.5ミリ秒間にプリアンブルを伝送し、次の10ミリ秒間にタグ識別コードを伝送し、その後1.25ミリ秒の休止を入れることがあるまりを意味している。これらの時間に0.625メイムスロット期間は19.375ミリ秒になる。これをタグ伝送全サイクルには32のタイムスロットがあるため、全部で620ミリ秒の事後遅延時間、これに11.5625ミリ秒の事後遅延時間

端Q0乃至Q2は、夫々8チヤネルデータセ レクタ42の入力端A、B及びCに接続され ている。データセレクタの入力端Xは、施設 のプリアンブル及び識別コードの形成に用い られる。 第 6 図に示す様に、 入力端 X 1 及び X 2 は高値即ち論理1状態を示す電圧源に接 続されている。また入力端X3は、論理0状 態を示す電圧源に接続されており、一方入力 端X4、X5及びX6は、入口装置の識別コ ードを第7図に示す8つのパターンの1つに 予備選定できる様にするセレクタスイツチ 43、44及び45に接続されている。図示 の様にスイツチ43、44及び45が開くと、 これらが接続されている各端子が論理0レベ ルに等価接続されることは理解されよう。デ ータセレクタの特定入力端を論理1レベルに 接続したい場合は、当該スイツチを閉じてと れを正の電圧源に接続する。端子 X 0 及び X7 は、ある種の妨害に対する防御措置として、 コードパターンの前後に保護間隔又はスペー

と 0.9375 ミリ 稜の応答前休止を加えると、 全サイクルは 6325ミリ秒になる。

第6図に示す様に水晶制御クロツク17は、 端子33でパルス出力を形成する従来型の水 晶制御発振器で構成されている。端子の出力 信号は、 結線 3 4 を介して N O R ゲート 1 8 の第1入力端に直送されると共に、2相発生 装置 2 3 の D フリップ フロヴプ 3 5 の クロッ ク端子に送られる。フリップフロップ 3 5 は 図示の様に接続されているため、クロツク 17から送られる信号を二分し、その出力端 Qから出される出力信号を2進カウンタ36 のクロック入力端に送る。カウンタ36の出 力端Q0乃至Q3は、図示の様にNORゲー ト37及び38の入力端に接続されている。 NORゲート37の出力端はリード線39を 介してゲート25の第1入力端に接続されて いる。リード線40は、ゲート37の出力線 をタイマ 2 4 の 2 進 カウンタ 4 1 のクロツク 入力端に接続している。カウンタ41の出力

スを入れるためのものである。図中とれらの 端子は、低圧即ち論理<u>0</u>レベルに接続されて いる。

NORゲート 2 5 の出力は、切換デイバイダ 2 8 を構成する D型フリツプフロップのクロック入力端に送られる。 D 型フリップフロ

ツプ28の出力端及は、その入力端DとNOR ゲート18の入力端とに接続されている。ま た D 型 フリップ フロップ 2 8 の リセット端子 はタイマ24のNORゲート48から導出さ れる出力線29に接続されている。NORゲ ート48は、相互接続されて、多入力NOR ゲート49の出力端に接続された入力端を有 するインバータの役目をする。 NORゲート 4 9 の 6 個の入力端は夫々 7 段リプルカウン タ50の出力端Q1乃至Q6に接続されてい る。該カウンタのリセツト端子は接地され、 一 方 ク ロ ツ ク 入 力 端 は リ ー ド 線 5 1 及 び 5 2 を介してカウンタ41の出力端Q2に接続さ れている。カウンタ41の出力端Q2はその クロワク端子で2相発生器23の出力線39 から8個の入力パルスを受信する度に状態を 変更するので、リプルカウンタ50に印加さ れる信号は、ゲート37から送られて来る信 号を8で割つたものになる。

N O Rゲート 4 9 には、カウンタ 4 1 の 3

 個の出力端に接続された 3 個の入力端を有するNORゲート 5 3 の出力 端からさらにもらっつの入力が印加される。 カウンタ 4 1 の該3 出力端は夫々インバータ 5 4 、 5 5 及び5 6 を介してNORゲート 5 7 の 3 個の入力端に接続されている。
に接続されている。

れる。遷移検波器 6 4 から出される検波出力はパス 6 5 を介してクロック・データセパルータ 6 6 に送られ、セパレータの出力は簡シーケンス認識回路 6 7 に送られ、そうの出力は接合点 6 8 に送られ、そうの出力は接合点でデート 7 0 の 6 7 0 の 6 8 に送られ、の入力端にせい、リード線 6 9 を通ってゲート 7 0 を通ってが 1 を 6 8 は で 6 8 は 7 2 で 7 6 の 8 は 7 4 を 介して 7 5 及び 9 イマ 7 6 の 入力端によれている。接続されている。

2 5.6 キロヘルツの周波数を有する水晶制御クロツク 7 7 の出力端はリード線 7 8 を介してゲート 7 0 に接続されて、リード線 7 9 及び 8 0 に切換クロツク信号を送る。リード線 7 9 上の切換クロツク信号は、質問シーケンス認識回路 6 7 及びキヤリヤ包絡線検波器 6 2 に送られる。リード線 8 0 上のクロツク

信号は回路 6 2、 6 3 及び 6 4 に送られる。 またクロツク77は、リード線78を介して タイマ 7 6 、 クロツク・データセパレータ 6 6 、 マンチェスタ変調器 8 3 および 2 相発 生器 8 4 に直接出力している。該発生器は、 クロツクイイから送られる信号を16で割る。 フレームカウンタ75は、リード線85を介 してクロック・データセパレータ66に接続 された出力端と、リード線86を介してゲー ト87の入力端に接続された出力端とを有し ている。タイマ76はリード線88及び88A を介してゲート87に第2入力を導出し、ゲ ート87の出力は、擬似ランダム2進シーケ ンス応答カウンタ89の入力端に送られる。 応答カウンタ89は、リード線90を介して タイマ 7 6 から及びリード線 9 1 を介してマ ンチェスタ変調器 8 3 からも入力を受信する。 応答カウンタ89の出力は、マンチェスタ変 調器 8 3 及びタイマ 7 6 の入力端への接合点 92に送られる。タイマ76は、リード線

ド線106を介してパワーアンプ駆動器107 に送られる。駆動器107の出力端は、タケ ループ66の両端に接続されている。

土記の通り第5図を参照して識別タグ回路 部品の概略を説明したが、次に第8A、8B、 9 A 及び 9 B 図を参照して第 5 図の回路が内 蔵する機能素子の実現例の詳細を説明する。 先ず第8 A 図及び第8 B 図に示す水晶制御ク ロック17は、出力線78からクロック出力 を送る従来形式のものである。タグループ 60 (第5 図 参 照) の 受 信 信 号 は プ リ ア ン プ ・フイルタ回路 6 1 からりード線 1 1 0 を通 つて、キャリヤ包絡線検波器 62のD型フリ ツプフロツプ111と112のセツト入力端 に印加される。図示の様のリード線79及び 80上の切換クロツク信号は、夫々フリップ フロップ112及び111のクロック入力端 に送られる。また入力線 7 g は、他の D 型フ リップフロップ113のクロック入力端に接 続されているが、入力線80は別のD型フリ

93を介してフレームカウンタ75に、及びリード線94を介してハミング発生器95に出力を送る。ハミング発生器95はリード線96を介して発生器84の出力端91から追加入力を受ける。タイマ76から出力線97を通じ、識別シーケンス発生器95に至る別の回路が出来る。シーケンス発生器95に至る別の回路が100の第99を介してシーケンス制御回路100の第99を介して安イマ76から第3入力を受ける。

第 5 図に示す様に、 2 相発生器 8 4 の出力 端 4 1 はリード線 1 0 3 を介してマンチェス タ 変調器 8 3 に接続され、一方出力端 4 2 は、 リード線 1 0 4 を介して変調器 8 3 の入力端 に接続されている。変調器 8 3 には、リード 線 1 0 5 を介してシーケンス制 御回路 1 0 0 から別の入力が送られ、またその出力はリー

低 域 フ イ ル タ 6 3 は、 4 1 7 5 型 4 運式 D フ リ ツ プ フ ロ ツ プ 1 1 6 及 び 4 個の N A N D ゲ ー ト 1 1 7、 1 1 8、 1 1 9、 1 2 0 で 構成されて お り、 と れ ら の 素 子 は 図 示 の 様 に 相 互接続 されている。 4 運式 フ リ ツ プ フ ロ ツ プ

特開昭58-162881 (11)

1 1 6 の フ リ ツ プ フ ロ ツ プ 構 成 素 子 の ク ロ ツ ク入力端は全て切換クロック線80に接続さ れており、一方リセツト端子はインバータ 121の出力端に接続されている。またイン バータ121の入力端は、リード線72Aを 介してインバータ 7 3 の出力端に接続されて いる。NANDゲート119の出力は低域フィ ルタ63の出力として、遷移検波器64のD 型フリップフロップ122の入力端Dと、排 他的 O R ゲート123 の第1入力端に送られ る。フリップフロップ122のクロック入力 端は切換クロック線80に、一方出力端Qは ゲート123の第2入力端に接続されている。 ゲート123の出力は遷移検波器の出力とし て、リード線65を通つてクロツク・データ セパレータ 6 6 内の NANDゲート1 2 4 の第 1入力端に送られる。

NANDゲート1 2 4 の第 2 入力は、質問シーケンス認識回路 6 7 の出力端から線 7 1 A を通つて送られて来る。クロツク・データセ

1 4 4 は、 N O R ゲート 1 3 1 の 出力 端 と NORゲート150の第1入力端との間に接 続されている。 N O R ゲート 1 5 0 の第 2 入 力は、ゲート136の出力端に接続されたり ード線145を通つて送られて来る。リード 線146は、ゲート137の出力端と、図示 の様にNORゲート152に交差接続された NORゲート151の入力端との間に接続さ れている。インバータ153は、ゲート150 の出力端とゲート152の第1入力端とを相 互接続している。カウンタ149の出力端は、 図示の様に NANDゲート 154の両入力端及 び 4 0 5 1 型アナログマルチプレクサ・デマ ルチプレクサ 1 5 5 の入力端 A · B · C に接 続されている。マルチプレクサ155は8チ ヤネル型装置であり、その出力端X0乃至 X5は、組端子157又は158の相当する 端子と選択的に相互接続する夫々のストラツ プ端子156に接続されている。図示の様に 装置155の出力端 Х 0 及び Х 1 に接続され

パレータ 6 6 は、 N O R ゲート 1 2 5 、 D型フリップフロップ 1 2 6 、 1 2 7 、 1 2 8 と1 2 9 、 4 0 1 7 型 1 0 進 カウンタ 1 3 0 、N O R ゲート 1 3 3 1 、 1 3 4 、1 3 5 、 1 3 6 と 1 3 7 、 O R ゲート 1 3 8 と1 3 9 、 及びインバータ 1 4 0 と 1 4 1 で構成されている。とれらの種々の部品は従来の記号法により図示の様に相互接続されている。

クロック・データセパレータ 6 6 は、質問シーケンス認識回路 6 7 に通じる一連の出力線 1 4 2 、 1 4 3 、 1 4 4 、 1 4 5 及び 1 4 6 を有している。リード線 1 4 2 はカウンター 1 3 0 の出力端 Q 5 と D 型フリップフロップ 1 4 7 の入力端 D との間に接続されると共に、NANDゲート 1 4 8 の第 1 入力端に接続されている。リード線 1 4 3 は、クロップ 1 2 8 の出力端 Q と 2 進力ウンタ 1 4 9 のクロック 入力端 B の間に接続されている。リード線

ているストラツプ端子 1 5 6 は組端子 1 5 8 側の端子に接続されているが、出力端 X 2 は 組端子157側の端子に接続されている。と れらは入口装置の識別シーケンスの一部とし て使用されるプリアンブル110を先決する 固定接続である。出力端 X 3、 X 4 及び X 5 に接続された残りのストラップ端子は、識別 タグを用いる特定施設用の識別コードに応じ で、組端子157又は158の何れかに接続 されることが理解されよう。装置155の端 子X6は、論理1電位に接続されており、入 装置が発する6ビットの質問信号を認識し てから N O R ゲート 1 5 9 の 第 1 入 力端 に 阻 止信号を印加する。図示の様にゲート159 の出力端は、クロツク・データセパレータ 6 6 のリセツト部の一部を構成する O R ゲー ト138の一入力端に接続されている。第 8 A 図及び第 8 B 図を参照して説明した回路 の作動については、第9A図及び第9B図の 詳細を説明するまで保留しておく。

第9 A 図及び第9 B 図に示す様に1 6 准 2 相発生器 8 4 は一対の N O R ゲート 1 6 1 及 び 1 6 2 に 接続 された 出力端 を 有する 2 進力 ウンタ 1.60で構成されている。ゲート161 の出力は位相1となり、ゲート162の出力 は位相2となる。図示の様に出力端 4 1 (位 相1)は、リード線96によつてハミング発 生器 9 5 の 4 1 7 4 型 6 連式 D フリップフロ ツプ 1 6 3 の夫々のフリップフロップ 構成素 子のクロツク端子に接続されている。フリツ プフロップ163のリセツト端子は全て、タ イマ 7 6 の 4 0 1 7 型 1 0 進 カウンタ・デイ バイダ 1 6 5 の出力端 Q 1 からリード線9 4 B を介して入力を受信するインバータ164の 出力端に接続されている。ハミング発生器 95 はさらに排他的ORゲート166、167、 1 6 8 、 1 6 9 と 1 7 0 及び A N D ゲート 171を有しており、これらは図示の様に接 続されている。排他的ORゲート170の制 御入力は、識別シーケンス発生器 9 8 の出力

職 別 シーケンス 発生器 9 8 のマルチプレクサ 1 7 2 及び 1 7 3 の出力端 X は、 相互接続されて接合点 9 9 に接続 されると共作、 抵抗器 1 7 7 及びリード線 9 4 D を介してリード線 9 4 A と 9 4 C との接合点に接続されている。

タイマ76の10進カウンタ165の出力

端の接合点 9 9 から送られ、一方 A N D ゲート 1 7 1 の制御入力はリード線 9 4 A 及び 9 4 C を介して 1 0 進カウンタ・デイバイダ 1 6 5 の出力端 Q 2 から送られて来る。

識別シーケンス発生器 **9 8** は、 4 0 5 1 型 8 チャネルアナログマルチプレクサ・デマル チプレクサ172及び173で構成されてい る。ストラツプ又はジャンパを接続できる一 組の端子対174の各対の一側端子は、素子 1 7 2 又は 1 7 3 の夫々の出力端 X 0 乃至 X7に接続されており、一方他側端子は、接 合されて論理 0 電圧レベルに接続されている。 任意の端子対174が開路すると論理1状態 になり、一方端子対をストラップで橋絡する と論理①状態となる。識別シーケンス発生器 98 の素子172 及び173 の制御入力はタ イマ76から得られる。即ちタイマ76は、 4 5 1 6 型 2 進 可 逆 カ ウ ン タ 1 7 5 を 備 え て おり、該カウンタの出力端 Q 0 乃至 Q 3 は、 ケーブル線97を介してアナログマルチプレ

端Q0乃至Q3は、一連のORゲート178、 179及び180を介して2進可逆カウンタ 175の入力端 P 0 乃至 P 3 に接続されてい る。カウンタ175のキャリーイン端子と可 逆端子とは論理の電圧レベルに接続されてい る。このためカウンタ175はダウンカウン タとして作動する。カウンタ175のプリセ ット可能(PE) 端子は、 D 型フリップフロ ツプ181の出力端Qに接続されており、一 方その出力端 Q はカウンタ1 6 5 のクロック 端子及び NANDゲート182の一入力端に接 続されている。ゲート182への第2入力は O R ゲート184の出力端に接続されたリー ド線183から導出される。またリード線 183は、フリップフロップ181の入力端 D 及び N O R ゲート 1 8 5 の 第 1 入力 端 に も 接続されている。

ゲート 1 8 4 の 第 1 入力端は、カウンタ 1 7 5 のキヤリーアウト即ち C O 出力端に接続されており、一方第 2 入力端は N A N D ゲー

特開昭58-162881 (13)

フレームカウンタ 7 5 の リプルカウンタ 1 8 8 の出力端 Q 1 及び Q 6 は、インバータ 1 9 0 を通して出力線 8 5 に接続されている 出力端を有する N A N D ゲート 1 8 9 の 2 つの 入力端に接続されている。ゲート 1 8 9 の第 3 入力は、タイマ 7 6 のカウンタ 1 6 5 の出 力端 Q 1 から得られる。カウンタ 1 8 8 の出 力端 Q 6 は、リード線 8 6 を介してゲート

ク入力端とD型フリップフロップ 204、 205及び206のクロック入力端に接続さ れた出力端Q5とを有する4024型7段リ プルカウンタ203を備えている。フリツプ フロップ 2 0 4 、 2 0 5 及び 2 0 6 の出力端 Qは夫々NORゲート207の入力端に接続 されており、また該ゲートの出力端はフリツ プフロップの各セット端子に接続されて、フ リップフロップが2進数0に等しいリセット 状態に同時にならない様にしている。またフ リップフロップ 2 0 4 及び 2 0 6 の出力端 Q は、フリップフロップ204の入力端Dに接 続された出力端を有する排他的ORゲート 208の各入力端に接続されている。この様 **にフリツプフロツプ204、205及び206** は擬似ランダム2進シーケンスカウンタ内で 相互接続されている。図示の特定実施例では カウント7、6、5、2、4、1、3の順序 で計数し、次にカウント7に戻つてこの順序 を無限に繰返していく。応答カウンタは、フ 8 7 のインバータ 1 9 1 にも接続されている。インバータ 1 9 1 の出力端は、カウンタ1 6 5 の出力端は、カウンタ 1 6 5 の出力端 Q 3 に接続されたリード線 8 8 A から第 2 入力を受ける A N D ゲート 1 9 2 の第 1 入力端に接続されている。カウンタ 1 6 5 の出力端 Q 3 は、リード線 8 8 B を介介してマンカ 1 9 3 のセット入力端にも接続されている。タイマ 7 6 を構成する残りの素子としては、ク型フリップ 1 9 4 、NANDゲート 1 9 5 及び A N D ゲート 1 9 6 があり、 これらは全て図示の様に接続されている。

マンチェスタ変調器83はインバータ197、NANDゲート198と199、NORゲート200と201、及びインバータ202を有しており、これらは全て図示の様に相互接続されている。

援似ランダム 2 進シーケンス応答カウンタ 8 9 は、マンチエスタ変調器 8 3 の出力端か ら到来するリード線 9 1 に接続されたクロツ

リップフロップ 2 0 4、 2 0 5 及び 2 0 6の の出力端 Q に 夫々接続 されたプリセット端子 P 0、 P 1 及び P 2 を有する 4 5 1 6 型 2 を 前 が つ ンタ 2 0 9 を 備 えて 0 0 分 端子 と か らっかり 2 0 9 を 備 えて 0 0 分 端子 は か らっかり な な な で な り な な で な る。 カウンタ を 1 及び 1 8 5 に 接続 されている。 プード カウンタ 2 0 9 は タイマ 6 の フリップード か プートカ 1 9 4 の 出力端 マ 7 6 の ア する リード か り で 接続 された ア 可能 (P E は か ア 1 9 0 に接続 されて な り カ に 接続 されて な り が 方 で な れ て な り が が 方 で れ て な り は に 接続 理 0 電位値に 接続 されている。

シーケンス制御回路 1 0 0 は、 NANDゲート 2 1 0、 2 1 1、 2 1 2 と 2 1 3 及びNORゲート 2 1 4 で構成されており、これらは全て図示の様に接続されている。

第3 図及び第 6 図を参照して説明した様に、 入口装置は 6 ビツトデジタル 識別コードパタ

ーンを有する質問信号を周期的に発する。職 別タグが入口装置の範囲に入ると、そのタグ ループはプリアンプ・フィルタ 6 1 に送られ る信号をピックアップする。該信号はそとか ら、パルス列情報を論理レベル出力に変換し て、タグの内部クロック速度の2分の1より 早い速度で発生する信号遷移を排除するキャ リヤ包絡線検波器に進む。キヤリヤ包絡線検 波器 6 2 は、質問シーケンスのトーンバース ト変調包絡線のレプリカを出力する。との変 調包絡線はさらに、4クロック周期以下に離 間された遷移舊号の伝搬を阻止する低城フィ ルタ63内で処理される。低城フイルタの出 力は変調包絡線のレベルが変わる度にパルス を発生する遷移検波器64で処理される。遷 移検波器64の出力は、クロック・データセ パレータ66のゲート124に入る。該セパ レータは、変調包絡線から発生するパルスを 3方向のうちの1方向に伝搬できる様に制御 されたタイミングを有する状態カウンタであ

をセツトする新メツセージの最初のパルスと 『なされる。事の推移を把握するには該パル スの受信直前の回路状態を考える必要がある。 即ちフリップフロップ129がリセット状態 にあり、その出力 Q が 1 であると、カウンタ 149はリセツトされてその出力Qが全て論 理りとなるため、接合点68は論理1となり、 このためゲート 70 は駆動されてフレームカ ウンタ75がリセツトされると共に、ゲート 1 2 4 、 キャリヤ 包絡線 検波器 6 2 、 低域フ イルタ63及び遷移検波器64が駆動される。 フリップフロップ 1 2 9 の出力 D は 論理 0 で ありまた遷移検波器 6 4 の出力は論理 0 であ るため、ゲート124の出力は論理1となり、 一方ゲート125の出力は論理0となる。フ リップフロップ 1 2 8 はセットされて出力 Q が 0 となり、カウンタ130 はカウント"9" にあつて出力Q9が1となるため、インバー

る。最大タイミング公差を越える期間後最初 に受信される信号は、妥当なメツセージ状態

タ 1 4 1 はゲート 1 3 1 に作動可能論理 <u>0</u>を 印加する。

低坡フイルタ 6 3 の論理レベルが到来するパルスの印加によつて最初に変化する。 こののた選移検波器 6 4 は論理 1 を出力する。 このでためゲート 1 2 9 はゲート 1 2 5 を介してリセット 1 3 0 はゲート 1 2 5 を介してリセット 2 5 のけんに反ると、プリップコスに 5 のけんに反ると、プリップコスに 5 がりして 0 に反ると、プリップ128 を刻時して 1 状態にする。

カウンタ130はリセツトされると、 水晶クロツク周波数を因数4で割るフリツプフロツプ126及び127を介して受信される内部クロツクパルスを即座に計数し始める。データクロツク遷移に対して予測されるタイミング公差内で遷移検波器64が送出する後続の遷移パルスは、ゲート136を介してクロ

ツク・データセパレータ66から導出される。 一方データ1遷移の予測タイミング公差範囲 で受信される遷移パルスはゲート137を介 してデータパルスとして回路から導出され、 さらに予測公差外で受信される遷移パルスは、 回路をリセツトして新メツセージを作成する 様に導出される。この様なパルス発生がカウ ンタ130の動作と一致してその端子Q1、 Q2、Q5又はQ6に出力が印加されると、 ゲート135及び138を介してフリツプフ ロップ129にリセットパルスが印加される。 しかしパルスがカウント *9 / 以上のカウント 数と一致する場合はフリップフロップ129 の入力端 D に 論理 O が印加されているため、 カウンタ130の端子Q9が論理1になり、 フリツプフロツプ129を刻時してリセツト 状態にする。何れの場合にせよゲート135 及び138を介してリセット信号がフリップ フロツブ129に印加されても、カウンタ 130 はカウント9まで計数し続け、ゲート

131に作動可能信号を印加することにより、次に到来する遷移パルスを受信して、フリツブフロップ128はゲート139を介してセットされるため、ゲート125を作動させてカウンタ130にリサークにある。カウカードバック接続されているため、カウンタ130がリセット信号をはフィードバック接続されての受信するまで論理1にあつてカウンタがそれ以上計数できない様にする。

クロック・データセパレータ 6 6 から送出される分離されたデータ信号及びクロック信号は、質問シーケンス認識回路 6 7 で、上記の様に接点 1 5 6、 1 5 7 及び 1 5 8 を ストラップ接続する ことによつて得られるプリセットコードパターンと比較される。到来する信号はこのプリセットパターンとピット毎に歩

の動作終了と送信モードの開始とを前ぶれす る。

第9 A 図及び第9 B 図に示す様に、導線 7 4 を通る論理 0 信号は、フレームカウンタ 75のカウンタ188からリセツト入力を除 去することにより、カウンタ188が起動で きる様にする。またゲート187はゲート 186に作動可能信号を印加することにより、 ダウンカウンタとして作動する様に接続され たカウンタ175のクロツク端子に、結線 103を通つて2相発生器84から供給され るクロック信号を印加できる様にする。タグ 回路の受信部が受信モードにある間は、カウ ンタ165が端子Q4に論理1出力を印加し た状態になることは明白である。受信モード が働いている間は導線74に論理1が存在す るので、ゲート187は論理0を出力してゲ ート186をオフにすることによりダウンカ ウンタ175にクロツクパルスが伝わらない 様にする。導線74に論理0が出現すると、

 i してセレクタ1 5 5 を順序付けする。受信

 シーケンスがプリセットシーケンスと相違すると、マルチプレクサ1 5 5 0 出力端 X から

 ゲート1 5 9 及び1 3 8 を介してリセット信

 号が印加され、フリップ1 2 9 及びカウンタ1 4 9 をリセットする。こうして初期起動状態に戻つて上記の手順で次の受信信

 男に応答する。

この状態が逆転する。

ダウンカウンタ175がカウントゼロに達 すると、そのキャリーアウト(CO)出力端 から論理<u>0</u> 信号を出力して、ゲート 1 8 4 が 論理 0 を出力できる様にする。このためフリ ツブフロツブ181はリセツトされて出力Q が論理1に等しくなり、カウンタ175のプ リセツト作動可能端子が働いて、カウンタ 1 6 5 からその入力端 P 0 乃至 P 3 に印加さ れる次の数字を読取れる様にする。この様に カウンタ175がゼロ以外のある数値にセツ トされると、その CO 端子から論理 1 を出力 する。このためゲート184の出力は論理1 に戻る。リード線78に次の正クロツクパル スが伝わると、フリップフロップ181は復 元され、その出力Qは1に、また出力Qは0 になる。 出力端 Q に 現われる 論理 1 はカウン タ165を刻時して次のカウントに送る。カ ウンタ165の出力Q0が高い時カウンタ 1 7 5 が 3 カウント間セツトされ、 出力 Q 2

が高い時 7 カウント間セツトされ、 出力 Q 3 が高い時 1 カウント間セツトされ、 また Q 4 が高い時、 ゼロカウント間セツトされる様に、カウンタ 1 6 5 からカウンタ 1 7 5 の各プリセツト入力端に信号が印加される。

間に漸減するタウンカウンタである。まれある。まれあり、タクでの出版にでいません。のは、リードでは、リードされるのでは、いいののでは、いいので

第 5 図には示されていないが、タグ回路の 受信モード中にパワーアンブ駆動器 1 0 7 が、 タグループ 6 0 をロードダウンしない様に高 インピーダンスを有することは理解されよう。

第10A図及び第10B図は、入口装置

送出される。

タイマが与える次の5ミリ秒間にデータはハミング発生器95からゲート211及び213を通つて変調器83の制御ゲート198にシフトアウトされる。

タイマ 7 6 の全状態で構成される全応答は 夫々フレームと呼ばれており、プロセス内の フレームの数はフレームカウンタ 7 5 に 蓄積 される。全部で 3 2 個のフレームを蓄積する ことができ、 3 3 番目のフレームの間にパル スが発生してタグを送信モードから受信モー ドに戻す。

マンチェスタ変調器は各フレーム間に変調されるが、キヤリヤが擬似ランダム2進シーケンス応答カウンタ89からリード線92を通つて送られる出力信号によつてゲートされているため、各フレーム間に変調キヤリヤ出力を発生することはない。カウンタ209で構成される応答カウンタ部は、32番目のフレーム後を除いてタイマ76の各サイクルの

15の受信部の詳細図である。入口受信部の 回路段の構成及び作動は、特に第8A図を参 照して説明したタグ回路段と同一であるため、 第10A図にはそのプロック線図のみを示し ておく。その他の類似点もいくつかあるので 同様の構成及び機能を有する部品については 第8A図の符号に「~1」を付けてある。例 えば第10A図のキャリヤ包絡線検波器 62-1は第8A図の検波器 62と同一であ る。従つてスイツチ31をオンにした受信モ ード中に入口受信部が信号を受信すると、 キ ヤリヤ包絡線検波器 6 2 - 1、低域フィルタ 63-1及び遷移検波器64-1はこれらの 入力信号を検査して遷移パルスに変える。検 波器 6 4 - 1 から出される出力は、導線 6 5 - 1 を通つてゲート1 2 4 - 1 の第 1 入 力端に印加される。ゲート124-1の第2 人力端はインバータ300の出力端に接続さ れており、インバータ300の入力端は接合

点301に接続されている。これらの接続の

詳細を以下に示す。

第10B図の入口受信部は、第8B図のク ロック・データセパレータ 6 6 とほぼ同一の クロック・データセパレータ302を有して いる。主な相違点は、10進カウンタ・デイ バイダ130-1のクロツク入力を供給する 回路部品にある。即ち第10B図に示す様に、 1 0 進装置 1 3 0 - 1 のクロック入力端は D 型フリツプフロツプ303の出力端Dに接続 されており、また該フリツプフロツプの端子 DとQとは相互接続されて分周器を構成して いる。フリップフロップ 3 0 3 のクロック入 力端には第10A図に示すインバータ305 の出力端に接続されたリード線304から CLKクロツク信号が供給される。また該イ ンバータの入力端は水晶制御クロツク77-1 のクロック 出力線78-1に接続されている。 従つて、 第8 B 図に示す回路 切 1 0 進 カウン タ・デイバイダ 1 3 0 に供給されるクロツク 周波数は四分されるが、第10B図に示す回

クロツク・データセパレータ 3 0 2 の構成及び機能はクロツク・データセパレータ 6 6 と同一である。

セパレータ302は適切なクロック及びデ ータパルスを受信すると、 これらを識別シー ケンス認識回路309に渡す。回路309は 第8B図に示す質問シーケンス認識回路 67 と同様の多くの構成部品を有しているため、 これらが同一のものである限りは、同一符号 に「-1」を付けてある。識別シーケンス認 職回路 3 0 9 が推定識別タグから到来する信 号を検査できる様にするため、可能タグから 受信される最初の4ビット即ちプリアンブル をビット単位で比較する回路が設けられてい る。これは4017型10進カウンタ・デイ バイダ310と4016型4連アナログスイ ツチとを組合せ前者の出力端Q0乃至Q3を 後者の 4 区分 3 1 1、 3 1 2、 3 1 3 及び 314の制御入力端に接続することによつて 得られる。スイツチ部 3 1 1 、 3 1 2 及び

路のとれに匹敵するクロック周波数は二分されるだけである。 識別タグ送信部のボー速度は入口送信部の 2 倍である ことからしてその理由は自明である。入口送信部のボー速度が低いのは、第6図に示す該送信部のクロック17と2進カウンタ36との間に追加のフリップフロップ35が配設されているからである。

3 1 3 の I N 端子は相互接続されてゲート 152-1の出力端に接続されており、一方 スイツチ部314の入力端はゲート151-1 の出力端に接続されている。スイツチ部 311 乃至314の出力端は全て相互接続され、抵 抗器 3 1 5 を介して論理 1 電位レベルに接続 されている。抵抗器315とスイツチ出力端 との間の接合点はゲート159-1の第1入 力端に接続されている。カウンタ310のリ ゼツト端子は、クロック・データセパレータ 302のフリップフロップ129-1の出力 端Qに接続されている。カウンタ310のク ロック作動可能(CE) 端子は、その出力端 Q 4 及び 2 4 ピツトシフトレジスタ 3 1 8 の インバータ 3 1 7 に接続された出力線 3 1 6 に接続されている。レジスタ**318**は図示の 様に縦列接続された3個の4015型双対4 ビット静止シフトレジスタで構成されている。 第14ビツトレジスタ319のデータ入力端 即ちDは、リード線320を介して識別シー

特開昭 58-162881 (18)

入力メツセージをビット単位で計時するため、2個の4022型8進カウンタ・デイバイダ回路323及び324で構成される24ビツトカウンタ322が設けられている。カウンタ323のキャリーアウト端子は、カウンタ324のクロツク端子に接続されている

入口装置の受信部の作動を具象化する便宜 上、第10A図及び第10B図と同一符号を 付した第4図のブロロク線図を参照されたい。 入口装置受信部は以下の様に作動する。即ち 識別シーケンス認識回路309は最初の4個 の妥当な受信パルスをピット単位で比較して、 とれらが方式の一部を構成する識別タグの固 定識別コードを構成する1110パターンに 従つているか否かを調べる。入力信号がこの 特定要件を満たしていると、カウンタ310 はカウント"4″に到達し、その出力Q4が論 理1となる。該出力端はその入力端CEにフ イードバツク接続されているため、カウンタ 310の計数作用を禁止する。出力Q4は、 さらにインバータ317を介して、シフトレ ジスタ 3 1 8 のレジスタ部 及び カウンタ3 2 2 のカウンタ部からリセツト信号を除去する役 目もする。このため追加の妥当な24ビット を受信すると、これらは順次にシフトレジス タ31 8 にシフトされると共に、24 ビツト

2 4 ビットカウンタ 3 2 2 から信号出力を 印加される接合点 3 0 1 は、処理装置 3 0 7 の入力端及び接合点 3 0 1 に接続された上記 の部品に接続されており、これらは全て第 1 0 B 図に明示されている。

カウンタ 3 2 2 に送られて計数される。 カウンタ 3 2 2 は 2 4 ピットを受信して論理 <u>1</u> を出力し、処理装置に信号を送つて、レジスタ 3 1 8 から信号を転送するケーブル線 3 2 1 から信号を受信できる様にする。

る。 この ため 接 合点 3 0 1 の 信 号 は 論 理 0 レ ベルに戻り、第10A図及び第10B図に示 す入口受信部の部品を受信モードに復元する。 さらにタイマ24が設定した受信モード期間 中に識別タグから連続メツセージを受信する。 入口受信部はとの受信モード期間中に1個以 上のタグから識別信号を受信するが、これら の信号の受信は各タグの擬似ランダム発生器 の出力に応じて、ランダムに選択された異な る期間中に行われるため、信号の大半は干渉 しあわないことが理解されよう。上記の様に タグからの各全送信サイクルには、識別信号 を送信できる32個の可能なタイムスロット が設けられているが、所定のタグを送信する には、少くとも4個で一般に8個以下のタイ ムスロットで済む。タグは全て入口質問信号 と同期化されているため、夫々の送信期間は ほぼ同時に始まる。各タグから少くとも数回 の応答がある場合、異なるタイムスロツト中 に各タグから信号が送信される可能性は極め

て高い。各識別タグが独自の識別信号パターンを有していることからして、入口受信部の処理装置 3 0 7 は各受信信号群を識別し、特定のタグと関連付けることができる。処理装置によるその他の妥当性の検査については所望に応じて達成することができる。

シフトレジスタ318が作動して送信信号の 後続部を受ける様になる。 識別コードはタケ によつて達 うため、 無効制御をしないとレジ スタ318は誤伝 識別タケを受入れてしまう が、入口受信部の独自の回路部品でこの様な 不詳事を阻止している。

選択されているため各タグからの送信信号は上記要領で受信される。

図には 1 台の入口装置しか示してないが、 病院等の施設では何百という複数台の入口装置を設け、これらを 1 台以上の中央処理装置 (CPO)と相互接続することにより、最終 的な記録保持及び管理機能を達成できることを を理解されたい。入口装置がタグを識別をきると同時に、中央処理装置は入口装置を設別 することができる。CPOは周知の多重送信 構成を用いて各入口処理装置から記憶情報を 順次に引き出すことができ、こうしてCPU は各識別タグの所在に関する情報を得ている。

入口装置の送信部は、入口装置から発せられた信号を受信する全ての識別タグを総称的に表わすプリアンブルから成る質問信号には該と置を設置した特定の病院その他の施設を表わすコード標識が含まれており、その病院又は施設に対して符号化されたタグだけが質問に応答する。

質問範囲に入る全てのタグは、質問信号の 妥当性を検査する。信号は認められると、所 定のタグに対して全て同一の複数の応答を送 信期間中にランダムに選択した間隔で送信す る応答送信の開始を同期化する役目をする。

た固定された 4 ビットのプリアンブル1110 から成る 2 8 ビットメッセージで応答する。 タグは入口受信部を同期化して、タグ識別コード及びリチヤードハミンダ(Richard Hamming)が開発した原理に基づく誤り検査 コードを有する次の 2 4 ビットを受信できる 様に作用する。

上記の通り監視局と複数個のタグ回路との間の通信を確立する方式に関し、本発明を記明したが、その原理を広範に応用できることを理解されたい。即ち、同じたい場合にで動したが多回路に質問したい場合にで質問局と複数個のトランスポンダ回路との間の時通信を確立する方式はこれらの原理を基にしている。この場合トランスポンダ回路に相当し、また質問局は監視局に相当

また特定実施例に関して本発明を説明した が、添付の特許請求の範囲で限定する本発明 の真意から逸脱することなくその構成及び作 本実施例では夫々約19.375 ミリ秒継続する32個の送信タイムスロットを設けているが入口装置とタケとの間の通信に利用できるが同及び使用するととのため、品時計の周波である。またとり、できる。ないできる。。ないできる。とができる。

ここに記載したタグ回路は擬似ランダムシーケンス発生器を用いている。真ランダム発生源を利用することもできるが、その必要はない。しかし、擬似ランダム発生器から応応ないのとは有益であるので、タグから送信する1回の全サイクル間に必要とされる平均応答数に応じて選択すれば良い。

各タグは入口送信部との混線を避けると共 に、タグから信号を受信する入口装置に対す る総称的識別子として作用する様に設計され

動を種々に変更できるととは理解されよう。 同じ機能を果たす多くの等価のソリ別別の一ト素子がある。 来子を用いたが、周知技法によつがでは個同でなったが、周知技法によったができることができる。 実際現用のマイクロ集カンプローをはは では、ことができる。 明の範ちゆうに入るものと考えられる。

4.図面の簡単な説明

第1 図は、本発明を活用する環境の概略図である。

第2図は、本発明の実施例の基本素子のブロック線図である。

第3図は、第2図に示す質問送受信入口装置の質問送信部のブロツク線図である。

第 4 図は、第 2 図に示す入口装置の質問受信部のプロツク線図である。

第 5 図は、第 2 図に示す方式の識別タグに組込まれる回路のブロツク線図である。

特開昭58-162881(21)

第6図は、第3図に示す素子の概略的論理 図である。

第 7 図は、 装置の作動の説明に有益なタイミング図である。

第8 A 図及び第8 B 図は、第5 図に示す方式の受信部に示す素子の概略的論理図である。

第 9 A 図及び第 9 B 図は、第 5 図に示す方式の送信部に示す素子の概略的論理図である。

第 1 0 A 図及び第 1 0 B 図は、第 4 図に示す素子の概略的論理図である。及び


第 1 1 図は 2 つのタグからの送信信号の最初の部分、及び入口受信部に発生する応答信号の概略図である。


〔主要部分の符号の説明〕


- 13、14…識別タグ
- 15 …入口装置(質問送受信部)
- 17 …水晶制御クロツク
- 19 … 2 相マーク変調器
- 20…低域フィルタ・パワーアンプ
- 22 … 入口ループ
- 107…パワーアンプ駆動器
- 3 0 2 ... クロツク・データセパレータ
- 3 0 7 … 処理装置
- 3 0 9 … 識別シーケンス認識回路
- 3 1 8 … 2 4 ビットシフトレジスタ
- 3 2 2 ... 2 4 ビットカウンタ


- 2 3 ... 2 相発生器
- 24 ... タイマ
- 26 …識別コード発生器
- 6 0 … タグループ
- 61…プリアンプ・フィルタ
- 62、62-1…キャリヤ包絡線検波器
- 63、63-1…低域フィルタ
- 6 4 、 6 4 1 … 遷移検波器
- 66…クロツク・データセパレータ
- 6 7 … 質問シーケンス認識回路
- 75…フレームカウンタ
- 76…タイマ
- 77、77-1 …水晶制御クロツク
- 8 3 … マンチェスタ変調器
- 8 4 … 2 相発生器
- 8 9 … 擬 似 ラ ン ダ ム 2 進 シ ー ケ ン ス 応 答 カ ウ ン タ
- 9 5 … ハミング発生器
- 9 8 … 識別シーケンス発生器
- 100…シーケンス制御回路


特開昭58-162881 (22)




















Tiq-11-